반도체 공정2 : 금속 배선

 
이 글은 sk하이포 교육 이수 후 복습하기 위한 차원으로 작성한 글입니다.
배워가는 입장이기 때문에 오류가 있을 수 있습니다! 오류 지적 대환영
 
 

참고 : 반도체 8대 공정

 
Wafering
-------------------------
"Fab in"
1. Cleaning
2. Oxidation
3. Photo-lithography
4. Etching
5. Deposition
6. Doping (Diffusion / Ion Implantation)
-------------------------
"Fab out"
7. Metalization
8. packaging / test
 
 

 

* IC Process에서의 연결

• 연결

- 독립된 장치를 연결하여 집적 회로 형성
- Metal, Poly-si 및 확산 영역 (ex. 전극)
 

• 요구 사항

- 낮은 sheet 저항 : 전압 강하 및 전파 지연 최소화
- 장기간 작동에 대한 신뢰성, 향상된 상호 연결 밀도
- 산화물 접착, 선택적 etching, 열 적합성 등
 

 
 
 

* Metal-Semiconductor Contact

: 금속과 반도체의 일함수 (Work function)이 다르기 때문에 나타나는 Schottky contact, Ohmic contact이 있다.
Schottky contact과 Ohmic contact을 이해하는 것은 반도체 금속 배선 공정에서 아주 중요하다.
Schottky contact은 전류가 한 쪽 방향으로만 흐르는 정류 특성을 갖고,
Ohmic contact은 양방향으로 옴의 법칙을 따르며 전류가 흐르는 차이점이 있다.
 
 

---

 

[공부노트]

반도체가 동작하기 위해서 외부와 연결을 해주어야 하는데, 이때 금속으로 연결한다.
 
서로 다른 재료(금속-반도체)끼리 접합하여 생기는 두 가지 현상이 있다.

• Schottky junction
• Ohmic junction

이 두가지를 알아볼건데, 그 전에 알아야 하는 개념으로 일함수와 전자친화도가 있다.
 
1) 일함수 (Work function, Ø) : 진공준위(vacuum level)와 페르미 준위(Fermi level)의 차이 - 금속, 반도체 모두 해당
2) 전자친화도 (χ) : 전도대(Conduction band)에서 진공준위(vacuum level)의 차이 - 반도체만 해당
 
 
 

Schottky junction : Øm > Øs

 

(1) 평형 상태

금속과 n-type 반도체가 접촉하면 전자는 순간적으로 Ef(페르미 에너지)가 높은 반도체에서 Ef가 낮은 금속으로 이동하여 Ef가 같아지는 평형 상태에 이르게 된다.

 
전자가 금속 쪽으로 이동하여 금속은 상대적으로 음의 전하를 갖게 되고 반도체는 금속 접합면 부근에서 도너 양이온에 의한 공핍 영역이 생성된다.
이로 인해 반도체 표면의 에너지 밴드가 위로 휘면서 내부 전위 장벽이 형성되므로, 전자의 확산이 일어나지 않는다.
이때, 금속 쪽 내부 전위 장벽을 쇼트키 장벽이라고 한다.

(2) 순방향 (Forward bias)

금속 쪽에 양의 전압을, 반도체 쪽에 음의 전압을 가한 경우, 평형 상태에서 발생된 내부 전위와는 반대 방향의 전압이 인가되어 내부 전위 장벽이 낮아지므로, 반도체 쪽에서 금속 쪽으로의 전자 확산이 잘 일어나 전류가 잘 흐르게 된다.

(3) 역방향 (Reverse bias)

금속에 음의 전압을, 반도체에 양 전압을 가한 역방향 바이어스의 경우에는, 평형 상태의 내부 전위와 같은 방향의 전압이 추가로 인가되어 반도체 쪽의 에너지 밴드가 아래로 내려가게 된다.
따라서 내부 전위 장벽이 높아져 전류가 흐르지 못한다.


따라서 비평형상태에서 schottky junction 전류-전압 특성은 다음과 같다.

순방향 전압을 가했을 때만 전류가 흐르는 정류 작용을 한다.

Ohmic junction : Øm < Øs

Øm < Øs에서 Øs 는 고농도 도핑을 의미한다.

 

(1) 평형 상태

금속과 반도체를 접촉하면, 순간적으로 전자는 Ef가 높은 금속 쪽에서 Ef가 낮은 반도체 쪽으로 이동하여 Ef가 일정한 평형상태에 이르게 된다.

전자가 반도체 쪽으로 이동했기 때문에 금속은 상대적으로 양의 전하를 갖게 되고, 넘어온 전자는 반도체의 금속 접합면 부근에 축적된다.

(2) 순방향 전압

순방향 바이엉스 인가 시에는 반도체 쪽의 에너지 밴드가 펴형 상태에서보다 더 올라가므로, 반도체 쪽에서 금속 쪽으로의 전자 이동이 쉬워진다.
 

(3) 역방향 전압

역방향 바이어스를 인가하면 금속 족 내부 전위가 더 낮아져 금속 쪽에서 반도체 쪽으로 전자가 잘 이동할 수 있게 된다.



따라서 Ohmic junction일 때 전류-전압 특성은 다음과 같다.

양방향으로 전류가 잘 흐른다.
 

---

 

* 금속 박막 증착 방법 : PVD

1. Evaporation
- 소스를 기판으로 증발
- 가장 오래된 증착 방식 중 하

 
2. Two evaporation methods
- Thermal evaporation (electrical heating; resistance or RF)
- E-beam evaporation

 
3. Sputtering
- 이온 (ex. Ar+ )을 타겟 금속에 충돌
- 타겟 원자는 타겟에서 물리적으로 분리된다

 
 
 

* Al-Si 컨택 특징

• Al

- 상대적으로 저렴함
- SiO₂에 대한 우수한 접착력
- 낮은 벌크 저항
- 증착 및 에칭에 용이하다
 

• Al-Si 계면의 동역학

- Al + SiO₂ → Al₂O₃ + Si
- Al-Si 컨택은 Al이 Al₂O₃로 확산하면서 형성된다
- 반응하지 않는 SiO₂로 인해 ohmic contact 성능이 떨어진다 -> HF dip 공정으로 pre-cleaning 진행 후 금속 증착
 

• Al의 단점

- Junction spiking
- Electromigration → hillock and void
- 부식, 낮은 녹는점 ---> 후속 공정 시 문제 발생
 
 
 

* Al-Si 컨택 : Junction Spiking

: Al(알루미늄)이 높은 온도에서 Si(실리콘) 위에 증착될 경우, 두 재질이 상호 확산되며 섞이게 되어 경계면이 파괴되는 현상이다.

 

• Solutions

- Al 재질에 2wt% (weight %) 미만으로 소량의 실리콘을 섞어 넣어 확산 현상을 줄인다
- Si와 Al의 경계면에 금속 성질은 barrier를 증착한다
 
 

* Al-Si 컨택 : Electromigration(EM)

: 전자들이 Al 입자와 충돌할 때 Al 입자들이 전자들이 흐르는 방향으로 조금씩 제자리를 이탈하는 현상으로, Al 입자들의 이동량이 많아지면 특정 부분에 입자들이 부족하여 void가 발생하거나, 반대로 입자들이 너무 많아 경계면에 hillock이 발생한다. 또한, Al은 연한 재질이라 양옆에서 압력(응력)이 가해지면 산맥이 불쑥 솟아오르듯 표면에 hillock이 발생한다.

• Solutions : 소량의 구리(~0.5% - 4%) 첨가

 
 
 

* Silicide

• 목적

: 금속-실리콘 단순 화학적 접합으로는 트랜지스터가 본연의 기능을 수행하지 못한다. → 실리사이드(Silicide)라는 새로운 중간 형태의 접합 층을 두어 실리콘과 금속 사이에서 정상적으로 전압에 비례하는 전류가 흐르도록 유도해야 한다.

• 절차

: Si에 금속 증착 → 열 가함 (600 - 1000 ℃) → 금속-실리콘 반응 → 반응하지 않은 잔류 금속 제거

• 효과

: 실리사이드를 형성해 쇼트키 장벽을 낮추면 낮은 sheet 저항을 가진 저항 접합 구조에서는 전자가 금속에서 Si 쪽으로 혹은 Si에서 금속 쪽으로 흐를 수 있다. 이때, 금속-Si 간에 쇼트키 장벽이 나타나면 TR의 Drain junction / Source junction 다이오드 효과와 겹쳐 TR이 정상 동작할 수 없기 때문에 쇼트키 장벽이 나타나지 않도록 해야 한다. 따라서 금속-Si 접합을 낮은 저항성 동작으로 바꿔주도록 금속막의 접합며 ㄴ부근의 금속 재질을 변경하는 Silicide 작업을 거쳐야 한다.

 
 

* Silicide : Polycide and Salicide

• 목적 : Poly-Si silicide (ex. 게이트 전극)
• Salicide

- Self-aligned(자체 정렬) silicide(실리사이드) : 금속 입자가 실리콘 격자 속으로 확산해 실리사이드층을 자동으로 형성하는 공정

 

 

 

* 구리 배선

• Cu

- 높은 전도성과 CVD, PVD로 증착이 가능하다.

- 건식 식각이 불가능하다.

• Damascene process

1. SiO₂ / Si₃N₄ / SiO₂ / Si₃N₄ 증착

2. Trench 와 Via 형성

3. 금속 배리어와 Cu 증착 

4. CMP (chemical mechanical polishing 화학적 기계적 연마)

* Si₃N₄ 가 etch stopper로 사용된다

 

• CMP

- 웨이퍼를 전체적으로 평탄화하는 작업

- 패턴 밀도가 중요

 

 

 

 

 

• 반도체 메탈층 이미지