패키지 기술 소개, CoWoS

 
 

티스토리도 네이버 블로그 같은 챌린지를 하는군요!
 
제 티스토리 블로그는 자기개발용(최근엔 일기장이지만,,)이기도 하고,
최근에 반도체 회사로 입사한 신입사원인 만큼
최신 반도체 패키지 기술인 CoWoS에 대해 소개를 하겠습니다.
 
이번 포스팅은 제가 알고 있는 내용을 정리하는 차원에서 간단하게 작성할 것이라서
잘못된 부분이 있다면 언제든지 지적해주시면 감사하겠습니다!
 
 
 

https://www.aminext.blog/en/post/semicon-cowos-tech-intro-1

 

 
최근 TSMC 기술로 유명한 CoWoS 기술입니다.
Chip On Wafer On Substrate의 약어로,
영어 그대로 Substrate(기판) 위에 Wafer(웨이퍼) 위에 Chip(칩, 다이)를 올린 형태입니다.
 
다이는 SoC(ASIC chip)과 HBM 두 개를 올리게 되는데요,
두 칩은 각각의 기능이 다르기에,
이 다른 기능의 칩은 RDL interposer로 연결해주게 됩니다!
 
CoWoS의 기술은 CoWoS-S, CoWoS-R, CoWoS-L로 나뉩니다.
 
CoWoS-S는 Silicon을 의미하여, 인터포저의 소재가 실리콘입니다.
CoWoS-R은 RDL을 의미하여, 인터포저의 소재가 RDL(유기)입니다.
이렇게 RDL을 사용하는 이유는 실리콘이 비싸기 때문에, 칩이 대면적화되면서 가격이 높아져 사용하는 것으로 알고 있어요.
CoWoS-L은 Local Silicon Interconnect를 의미하며, 앞의 두 가지 기술의 단점을 보완한 것입니다.
RDL은 Silicon에 비해 성능이 비교적 떨어지기 때문에, Silicon을 chip을 연결해주는 부분에만 일부 사용하는 방식입니다.
 
추가적으로 찾아보았을 때,
TSMC는 CoW까지 하고, 마진이 별로 없는 oS의 경우는 OSAT과 협력하고 있습니다.
현재 해당 기술 구현이 가능한 OSAT 기업으로는 Amkor, ASE&SPIL이 있네요
 
아 그리고,
뉴스에서 보도하는 캐파나 생산수량의 경우는 참고용으로만 하는 것을 추천합니다..
실제와 다른 경우가 많아요
 
 
아직은 이 정도까지로 공부하였고, 해당 기술의 공정에 대해 공부하고 있는 중입니다.
(공정이 정말정말 많고, 아주아주 복잡해요ㅠㅠ)
막상 글로 작성해보니 작성하고 싶은 소재가 마구마구 생각나는 것 같아요
다음에는 공부한 내용을 바탕으로 패키징 공정, 인터포저, 장비 등 관련 포스팅해보고 싶네요!
 
또한, 현재로서 저는 micro bump, C4 bump, BGA의 차이에 대해서 궁금증을 가지고 있는 상태인데,
혹시 알고 계신 분들 있으면 알려주시면 너무 감사하겠습니다 ㅎㅎ
(특히 C4 범프가 무엇인지.. 단순히 크기 차이인지? 재료 차이인지? 궁금하네요)