DIBL (Drain Induced Barrier Lowering)
이상적으로는 gate voltage 만으로 전자가 지나가는 채널의 전위 장벽을 조절해야 한다.
하지만 short channel에서 drain voltage를 높이면높일 수록 source와 채널 간 공핍전하영역이 channel에 영향을 미치게 된다. 그러면 channel 영역이 작아지고, 누설되는 드레인 전류가 증가하고, Vth가 낮아지게 되는 문제가 발생한다.
이로 인해 gate voltage보다 drain voltage에 의해 전위장벽이 낮아지는 현상을 말한다.
디블 값이 클 수록 안 좋다.
SS
substrate theshold voltage로 drain current를 10배 이상 변화시키기 위해서 인가되는 gate voltage 변화량이다.
기울기가 클수록 (SS 값이 작을 수록) transistor의 ON/OFF 특성이 좋아져서 off current가 개선된다.
'abt Semiconductor > Semiconductor theory' 카테고리의 다른 글
| 반도체와 후공정 알기 (0) | 2024.08.15 |
|---|---|
| 메탈배선과 RC Delay (0) | 2024.05.26 |
| Junction depth, LOCOS, FOX, STI, ohmic contact (0) | 2023.12.14 |
| VLSI Engineering _ Etching (요약 정리) (1) | 2023.10.24 |
| VLSI Engineering _ Deposition (요약 정리) (1) | 2023.10.24 |
